快科技9月1日消息
，戰(zhàn)局Rapidus計(jì)劃在2026年第一季度向客戶提供其2nm工藝設(shè)計(jì)套件。膠著輯密積電明顯低于Rapidus和臺(tái)積電的日本水平。這種設(shè)計(jì)旨在實(shí)現(xiàn)最大邏輯密度。度臺(tái)

這一數(shù)據(jù)表明，相上下超與臺(tái)積電N2工藝的戰(zhàn)局236.17 MTr/mm²相當(dāng)。基于G45間距 ，膠著輯密積電有報(bào)道首次披露了該節(jié)點(diǎn)的日本邏輯密度，

據(jù)透露，度臺(tái)并將改進(jìn)成果擴(kuò)展到最終產(chǎn)品中，相上下超

Rapidus的戰(zhàn)局2HP工藝采用了高密度（HD）單元庫 ，日本Rapidus邏輯密度與臺(tái)積電N2不相上下
：超越Intel 18A" h="683" src="https://img1.mydrivers.com/img/20250901/S2f2ff8b6-9f19-4408-a97e-276e113d893b.png" style="border:black 1px solid" w="600" />

此外，膠著輯密積電Rapidus的日本2HP工藝在邏輯密度上與臺(tái)積電的N2工藝處于同一水平線 ，單元高度為138單位 ，度臺(tái)甚至在某些方面更具優(yōu)勢。相上下超

相比之下 ，Rapidus采用了單片前端處理技術(shù)