涵蓋基于2.5D/3.5D芯粒（chiplet）封裝技術(shù)的發(fā)布多芯片模塊以及單芯片（monolithic）架構(gòu)。實(shí)現(xiàn)圖形處理與數(shù)據(jù)計(jì)算性能的局曝進(jìn)進(jìn)一步提升 。尤其適用于高性能計(jì)算和數(shù)據(jù)中心等對(duì)性能要求較高的芯芯片場(chǎng)景 。

2.5D與3.5D封裝技術(shù)能夠顯著提升芯片之間的粒單互聯(lián)帶寬并優(yōu)化能效表現(xiàn)