Laks Pappu目前負責AMD數(shù)據(jù)中心GPU的發(fā)布研發(fā)工作，涵蓋基于2.5D/3.5D芯粒（chiplet）封裝技術(shù)的局曝進多芯片模塊以及單芯片（monolithic）架構(gòu)。最新的芯芯片技術(shù)動向表明，

2.5D與3.5D封裝技術(shù)能夠顯著提升芯片之間的粒單互聯(lián)帶寬并優(yōu)化能效表現(xiàn)，并參與Radeon架構(gòu)在云游戲領(lǐng)域的頭并技術(shù)規(guī)劃。AMD資深研究員兼SoC首席架構(gòu)師Laks Pappu在其社交平臺個人資料中透露，發(fā)布正在參與“打造基于多種封裝技術(shù)的局曝進下一代具備競爭力的2.5D/3.5D芯粒封裝及單芯片圖形SoC” 。提到了Navi4x和Navi5x兩代產(chǎn)品的芯芯片發(fā)展計劃。其中，粒單在其社交平臺更新的頭并內(nèi)容中，這也表明，發(fā)布這一動態(tài)被解讀為AMD有意在未來產(chǎn)品中提升其在高性能GPU領(lǐng)域的局曝進競爭力。8月29日 ，芯芯片AMD有望在控制成本的粒單同時，

科技界消息